Разработка спецпроцессора для выполнения операции сложения чисел, представленных в формате с плавающей точкой

Разработка функциональной схемы операционного автомата микросхемы специализированного процессора, выполняющего заданную арифметическую операцию. Закодированная граф-схема машинного алгоритма. Таблица входов мультиплексора выбора осведомительного сигнала.
Краткое сожержание материала:

Размещено на

Введение

Данный курсовой проект предназначен для закрепления у студентов теоретической базы и навыков логического проектирования узлов ЭВМ. Результат работы над курсовым проектом - синтезированный спецпроцессор, выполняющий заданную арифметическую операцию над двоичными числами в заданных кодах обработки и состоящий из двух основных блоков: операционного и управляющего автоматов.

В курсовом проекте представлены функциональные схемы операционного и управляющего автоматов, подробно описаны назначения функциональных узлов, а также представлена таблица прошивки ПЗУ.



1. Разработка функциональной схемы операционного автомата микросхемы специализированного процессора, выполняющего заданную арифметическую операцию

1.1 Условное графическое изображение спецпроцессора

Функциональная схема, представленная на чертеже, выполняет операцию сложения двух чисел с фиксированной точкой. Числа A и В поступают в дополнительном немодифицированном коде. Сложение чисел выполняется в дополнительном немодифицированном коде. Результат поступает на выход спецпроцессора также в дополнительном немодифицированном коде.

Рис. 1

Входы D14-D8: значащие разряды числа А.

Вход D15 - знаковый разряд.

Вход D14 - старший значащий разряд.

числа A

Вход D8 - младший значащий разряд.

числа A

Входы D6 - D0: значащие разряды числа B.

Вход D7 - знаковый разряд числа B.

Вход D6 - старший значащий разряд.

числа B

Вход D0 - младший значащий разряд.

числа B

Вход RI: сигнал о готовности входных операндов.

Вход C: синхроимпульс.

Вход R: асинхронный вход сброса.

Выходы R6 - R0: значащие разряды результата.

Выход R7 - знаковый разряд результата.

Выход R6 - старший значащий разряд результата.

Выход R0 - младший значащий разряд результата.

Выход RО: сигнал о готовности результата.

Выход ER: сигнал о возникновении ошибки.

Выход OF: сигнал о возникновении переполнения.

1.2 Назначение и описание режимов работы функциональных узлов операционного автомата

Рис. 2 - RgA, RgA1



Эти регистры предназначены для хранения числа A. Являются 8-ми разрядными последовательно-параллельными сдвигающими регистрами (7 значащих и 1 знаковый разряд). Предназначены для приема, хранения и сдвигов в сторону младших разрядов числа А.

Рис. 3 - RgA, RgA1

Входы:

D7-D0 - прямые входы регистров (D7 - знаковый разряд, D6 - старший значащий разряд, D0 - младший значащий разряд)

DR - последовательный вход

S - разрешение параллельной записи

- сдвиг в сторону младших разрядов на один разряд.

Выходы:

Q7 - знаковый разряд.

Q6 - Q0 - значащие разряды.

Q6 - старший значащий разряд.

Q0 - младший значащий разряд.



Режим работы:

При подаче сигнала на вход S информация с входов D7-D0 записывается в регистр.

При подаче сигнала на вход сдвига происходит сдвиг содержимого регистра в сторону младших разрядов на один разряд, при этом в освободившийся разряд вдвигается знаковый разряд.

Рис. 4 - RgB

8-ми разрядный последовательно-параллельный реверсивный регистр. (7 значащих и 1 знаковый разряд). Предназначены для приема, хранения и сдвига в сторону младших/старших разрядов числа B.

Входы:

D7-D0 - прямые входы регистра.

(D7 - знаковый разряд, D6 - старший значащий разряд, D0 - младший значащий разряд).

- сдвиг информации в сторону старших разрядов, при этом в Q0

вдвигается то, что находится на входе DI.

- сдвиг информации в сторону младших разрядов. При этом в Q7 вдвигается то, что находится на входе DR.

DR,DI - последовательные входы.

S - разрешение параллельной записи.

Выходы:

Q7 - знаковый разряд.

Q6 - Q0 - значащие разряды.

Q6 - старший значащий разряд.

Q0 - младший значащий разряд.

Рис. 5 - RgS

RgS - 8-разрядный параллельный регистр, служит для хранения результата суммирования.

Входы:

D7-D0 - параллельные входы записи.

S - разрешение параллельной записи.

Выходы:

Q7-Q0 - параллельные прямые выходы.



Рис. 6 - SM1

8-ми разрядный двоичный суматор.

дополнительных кодов. Предназначеный для прибавления единицы в младшие разряды числа.

Входы:

A7-A0 и B7-B0 - операнды;

C - входной перенос;

Выходы:

S7-S0 - параллельные прямые выходы(сумма операндов);

P - выход переноса.



Рис. 7 - SM2

8-ми разрядный мультиплексор

Предназначен для выбора операции, сложения(+B) или вычитания(-B). При подаче на адресный вход Z сигнала «1» на выход мультиплексора коммутируются сигналы с входов 1.7-1.0, при подаче сигнала «0», на выход мультиплексора коммутируются сигналы с входов 0.7-0.0

Входы:

0.7-0.0 - группа входов, на которые подается число +B.

1.7-1.0 - группа входов, на которые подается число -B.

Z - адресный вход.

Выходы:

Q7-Q0 - прямые выходы.

Таблица 1

Z	Выходные сигналы
0	Информация с входов 0.7-0.0
1	Информация с входов 1.7-1.0



Рис. 8 - MUX2

8-ми разрядный мультиплексор.

Предназначен для выбора операции, сложения («вычитания») чисел A и B либо преобразования числа A. При подаче на адресный вход Z сигнала «1» на выход мультиплексора коммутируются сигналы с входов 1.7-1.0, при подаче сигнала «0», на выход мультиплексора коммутируются сигналы с входов 0.7-0.0.

Входы:

0.7-0.0 - группа входов, на которые подается число записанное в регистре RgA1;

1.7-1.0 - группа входов, на которые подается число +B либо -B;

Z - адресный вход.

Выходы:

Q7-Q0 - прямые выходы.



Таблица 2

Z	Выходные сигналы
0	Информация с входов 0.7-0.0
1	Информация с входов 1.7-1.0

Рис. 9 - Элемент «или-не»

Схема преобразования числа в противоположное

Предназначена для преобразования числа B, для того чтобы организовать операцию вычитания чисел.

Элемент «ИЛИ-НЕ»

Служит для того чтобы определить является ли число A кратным 4. На вход элемента подаются два младших разряда числа A.

Рис. 10 - Схема обнаружения числа, которое по модулю меньше 0.5

Служит для того чтобы определить явявляется ли модуль числа записанного в RgB, меньшим чем 0.5. На вход схемы подается знаковый разряд числа и его старший значащий разряд.



Рис. 11 - Элемент «или-не» для обнаружения «0»

Предназначен для определения равенства нулю регистров RgA RgB. На входы элемента подаются значащие разряды числа записанного в одном из регистров(RgA, RgB).

Рис. 12 - Схема преобразования числа в противоположное

Предназначена для преобразования числа записанного в регистре RgB в противоположное, для того, чтобы организовать операцию вычитания, на входы схемы подается число записанное в регистре RgB, в схеме происходит инвертирование всех разрядов числа и прибавление единицы к младшему разряду.

Рис. 13 - Схема определения переполнения регистра результата

Предназначена для определения переполнения регистра результата. Переполнение может возникнуть, когда знак результата противоположен знакам операндов и в случае нахождения разности чисел с разными знаками. На входы схе...