Разработка структурной схемы вычислительного устройства, выбор системы команд и определение форматов. Разработка алгоритма командного цикла, выполнения арифметических и логических операций. Проектирование операционного автомата, устройств управления.
Краткое сожержание материала:

Размещено на

Размещено на

Введение

В настоящее время существуют две тенденции в проектировании средств вычислительной техники: во-первых, разработка устройств специализированных ЭВМ на основе микропроцессорных средств, во-вторых, реализация ЭВМ с использованием СБИС программируемых логических матриц, матриц программируемых логических элементов, программируемых логических интегральных схем (ПЛИС) и базовых матричных кристаллов. Построение ЭВМ на СБИС связано не только с комплексированием микропроцессорных средств в систему, что отражает первую тенденцию проектирования, но и с применением современных методов логического синтеза арифметико-логических и управляющих устройств, размещаемых на СБИС, а также методов оценки результатов проектирования. В связи с этим подготовка инженеров - системотехников по специальности ЭВМ включает вопросы изучения методики системотехнического и логического проектирования ЭВМ и самостоятельную разработку устройств машины в рамках дисциплины «Организация ЭВМ, комплексов и систем».



1. Цель курсового проектирования

Целью курсового проектирования является освоение методики проектирования и разработки операционных и управляющих устройств ЭВМ, а также подготовки технической документации на эти устройства.



2. Задание на курсовое проектирование

вычислительный алгоритм логический операционный

Таблица 1 - Задание на курсовое проектирование

Характеристика команд	АЛУ	ЗУ	УУ	Характеристика данных
Адресность	Формат	Способ адресации	Разрядность	Разрядность	Емкость	Тип УА	Разрядность
2	AR, AS	П К О	32	16	16	ПЛИС	8

Список операций, выполняемых устройством, должен быть следующим:

арифметические операции:

сложение;

вычитание;

умножение;

деление;

логические операции:

дизъюнкция;

конъюнкция;

сложение по модулю два;

условный переход по значению >0;

условный переход по значению <0;

условный переход по значению =0;

условный переход по переполнению;

безусловный переход;

вызов подпрограммы;

возврат из подпрограммы;

операции с запоминающим устройством:

запись в запоминающее устройство;

чтение из запоминающего устройства;

операции со стеком:

запись;

чтение;

сложение со стеком;

вычитание из стека;

операции с внешними устройствами:

запись во внешнее устройство;

чтение из внешнего устройства;

системные операции:

останов;

разрешение прерывания;

запрещение прерывания;

возврат из прерывания;

загрузка регистра базы;

загрузка указателя стека.



3. Разработка структурной схемы вычислительного устройства

В курсовом проекте необходимо разработать процессор и организацию его взаимодействия с запоминающими и внешними устройствами. Структурная схема вычислительного устройства представлена на рисунке 1.

Рисунок 1 - Структурная схема вычислительного устройства

ОЗУ - оперативно запоминающее устройство;

Pг - блок регистров и логических схем;

АЛУ - арифметико-логическое устройство;

УУ - устройство управления;

БС - блок согласования разрядности шин;

ША - шина адреса;

ШД - шина данных;

ШУ - шина управления;

ШС - шина состояния;

ВУ - внешнее устройство.



4. Выбор системы команд и определение форматов команд вычислительного устройства

Определим разрядности основных шин и блоков, регистров, а так же разрядности команд и данных и количество регистров, обеспечивающих выполнение заданного набора операций.

Разрядность шины данных (ШД) определяется из варианта задания. В нашем случае разрядность ШД равна 8, т.е. ШД (7-0). Для определения разрядности шины адреса (ША) используем заданные в таблице 1 параметры запоминающего устройства: разрядность слова и емкость. Определим количество ячеек памяти: , для того, чтоб адресовать все ячейки ОЗУ необходима разрядность ША равная 10, т.к. 2¹⁰ =1024. Получаем ША (9-0).

Чтобы найти разрядность шины управления (ШУ) надо определить формат команд. Для кодирования операций нам понадобится поле кода операций (КОП). Так как количество операций, которые необходимо реализовать в разрабатываемом устройстве 28, нам понадобиться 5 двоичных разрядов для двоичного кодирования.

После выбора количества разрядов КОП необходимо закодировать все операции системы команд представленные в таблице 2.

Таблица 2 - Кодирование команд

№ п/п	Код операции	Тип операции	Мнемоника операции
1	00000	Сложение	add
2	00001	Вычитание	sub
3	00010	Умножение	mul
4	00011	Деление	div
5	00100	ИЛИ	or
6	00101	И	and
7	00110	ИСКЛЮЧАЮЩЕЕ ИЛИ	xor
8	00111	Условный переход, если >0	jns
9	01000	Условный переход, если <0	js
10	01001	Условный переход, если =0	jz
11	01010	Условный переход по переполнению	jo
12	01011	Безусловный переход	jmp
13	01100	Переход к подпрограмме	call
14	01101	Выход из подпрограммы	ret
15	01110	Запись в ЗУ	stm
16	01111	Чтение из ЗУ	ldm
17	10000	Другие файлы: Проектирование процессора IBM совместимых команд Разработка структурной схемы процессора; синтез микропрограммного и управляющего автомата с жесткой логикой. Функциональная организация процессора: пр... Проектирование процессора ЭВМ Функциональная и структурная организация ЭВМ. Разработка функциональных микропрограмм заданных команд. Их объединение и привязка к структуре операцион... Технологии многоядерности центрального процессора История развития центрального процессора. Основные проблемы создания многоядерных процессоров. Проектирование микропроцессорной системы на базе процес... Проектирование процессора с плавающей точкой Разработка устройства, реализующего набор команд из числа операций с плавающей точкой семейства процессора i486. Структура сопроцессора FPU. Принцип в... Процессоры Blackfin и DSPфирмы Analog Devices Рост производительности и снижение потребляемой мощности процессора. Упрощенная-схема процессора BF535. Поддержка моделей памяти. Стандарты коммуникац...