Запоминающие устройства: основные сведения, назначение, классификация

Классификация и важнейшие принципы организации запоминающих устройств и систем памяти. Микросхемы оперативных (статических и динамических) и постоянных носителей информации. Их внутренняя структура, основы функционирования и тактовая диаграмма.
Краткое сожержание материала:

Размещено на

Запоминающие устройства: основные сведения, назначение, классификация

Введение

запоминающий микросхема оперативный тактовый

Системы памяти современных ЭВМ представляют собой совокупность аппаратных средств, предназначенных для хранения используемой в ЭВМ информации. К этой информации относятся обрабатываемые данные, прикладные программы, системное программное обеспечение и служебная информация различного назначения. К системе памяти можно отнести и программные средства, организующие управление ее работой в целом, а также драйверы различных видов запоминающих устройств.

Ключевым принципом построения памяти в микропроцессорных системах является ее иерархическая организация (принцип, сформулированный еще Джоном фон Нейманом), которая предполагает использование в системе памяти компьютера запоминающих устройств (ЗУ) с различными характеристиками.

1. Классификация запоминающих устройств

В настоящее время существует большое количество различных типов ЗУ, используемых в микропроцессорных системах. Эти устройства различаются рядом признаков: принципом действия, логической организацией, конструктивной и технологической реализацией, функциональным назначением и т.д. Требуемые характеристики памяти достигаются не только за счет применения ЗУ с соответствующими характеристиками, но в значительной степени за счет особенностей ее структуры и алгоритмов функционирования.

Классификация запоминающих устройств и систем памяти позволяет выделить общие и характерные особенности их организации, систематизировать базовые принципы и методы, положенные в основу их реализации и использования.

Важнейшим признаком является способ доступа к данным. По этому признаку различаются 2 вида ЗУ - адресные и последовательные.

Адресные ЗУ: код на адресном входе указывает ячейку, с которой ведется обмен.

Адресные ЗУ: делятся на RAM (Random ACCESS Memory или ОЗУ - оперативные запоминающие устройства) и ROM (Read-Only Memory или ПЗУ - постоянные запоминающие устройства).

RAM делятся на статические - SRAM (Static RAM) и динамические -DRAM (Dynamic RAM).

В статических ОЗУ запоминающими элементами являются триггеры. В динамических ОЗУ данные хранят в виде зарядов конденсаторов, образуемых элементами МОП-структур. Запоминающие конденсаторы разряжаются, поэтому каждые несколько миллисекунд данные должны регенерироваться

Плотность упаковки динамических элементов памяти в несколько раз выше, чем статических. Динамические ОЗУ характеризуются наибольшей информационной емкостью и невысокой стоимостью, но имеют большее энергопотребление и меньшее быстродействие.

Постоянная память типа ROM имеет следующие разновидности:

Программируемые при изготовлении ИМС с помощью одной из масок. Эта память типа ПЗУМ (ПЗУ масочные). [ROM(M)]

Память, программируемая пользователем (ППЗУ - программируемые ПЗУ):

PROM - содержимое записывается однократно в память.

EPROM и EEPROM - содержимое может быть заменено путем стирания информации и записи новой. В EPROM - стирание путем облучения кристалла ультрафиолетовыми лучами (РПЗУ-УФ - репрограммируемые ПЗУ с УФ стиранием).

В EEPROM - стирание происходит электрическими сигналами (РПЗУ-ЭС - репрограммируемые ПЗУ с электрическим стиранием).

Запись данных для EPROM и E2PROM производится элетрическими сигналами.

Последовательные ЗУ FIFO;

Стековые (LIFO);

В FIFO запись в буфер становится сразу доступной для чтения, т.е. поступает в конец цепочки (First In - First Out) - «первый пришел - первый вышел».

В стековых ЗУ считывание происходит в обратном порядке (последний принят - первый вышел) - LIFO (Last In - First Out).



Рис.1 Классификация запоминающих устройств.

2. Принципы организации запоминающих устройств

Рис.2 Принципы организации ЗУ

Для ПЗУ и статических ОЗУ характерны структуры 2D, 3D и 2DM

2.1 Структура 2D

к - число хранимых слов;

m - разрядность слов;

М = кхт - информационная емкость памяти (в битах).

Дешифратор адресного кода при наличии разрешающего сигнала CS активизирует одну из выходных линий, разрешая доступ ко всем элементам выбранной строки. Элементы одного столбца соединены вертикальной линией - внутренней линии данных (разрядной линией, линией записи/считывания). Направление обмена определяется усилителями записи/чтения под воздействием сигнала R/W (Read - чтение, Write - запись). Структура 2D применяется только в ЗУ малой емкости из-за чрезмерного усложнения дешифратора при росте числа хранимых слов.

2.2 Структура 3D

Позволяет упростить дешифраторы адреса с помощью двухкоординатной выборки запоминающих элементов.

Пример ЗУ типа ROM (только чтение данных, одноразрядная организация).



Выбирается ЗЭ, находящийся на пересечении линий выходов дешифраторов.

Например для ЗУ емкостью 1 К слов потребуется для 2D - дешифратор с 1024 выходами, а для 3D - 2 дешифратора с 32 выходами.

3 Микросхемы статических оперативных запоминающих устройств (ОЗУ). Внутренняя структура, принципы функционирования, тактовая диаграмма

На принципиальных электрических схемах микросхема памяти изображается обычным прямоугольником с левым и правым полями, как показано на рис. 3

Микросхема имеет три группы входов: адресные входы, вход(ы) данных и управляющие входы.

Количество адресных входов (A0чAk) определяется емкостью и организацией микросхемы памяти, а также способом подачи адреса. Нетрудно видеть, что емкость микросхемы EСх, равная произведению количества адресов (слов) N на разрядность хранимых слов n, не определяет однозначно требуемое число адресных входов. Для адресации любого из N слов требуется адрес разрядностью log2N. Например, для адресации микросхемы емкостью EСх = 128 Мбит, имеющей организацию 16М Ч 8 (адресов Ч бит), достаточно log2 16М = log2 (24 Ч 220) = 24 разряда.

Рис.3 Микросхема статического ЗУ

Временные диаграммы циклов чтения и записи приведены на рис. 4 и не требуют особых пояснений. Цикл записи может быть организован и несколько иначе, чем показано на рис. 4 б), в случае удержания во время цикла высокого уровня сигнала OE#.

Рис.4. Тактовые диаграммы микросхем статических ЗУ

Время доступа tAC у типовых микросхем составляет порядка 10 нс. Поэтому реально такие микросхемы могут работать на частотах, близких к частоте системной шины, только если эти частоты не превышают 66 МГц.

Запоминающий элемент - триггер с цепями установки и сброса. Примененяются схемотехнологии: ТТЛ(Ш), И2Л, ЭСЛ, n-МОП, КМОП, AsGa и др. Это микросхемы серии К537 (КМОП) и К132 (n-МОП).

Рис.5. Запоминающий элемент

RS-триггер выполнен на транзисторах VI, V2. Транзисторы V3 и V4 -ключи выборки. При обращении и ЗЭ появляется высокий потенциал на шине выборки ШВ. Этот потенциал открывает ключи выборки (транзисторы ТЗ, Т4) Через D и D считываются данные. Через D и D можно записывать данные в триггер, подавая низкий потенциал на шину. Тогда при подаче «О» на D снижается стоковое напряжение транзистора VI, что запирает транзистор V2. Триггер установлен в состоянии «1».

Подключение статических ОЗУ к МП системе.

Размещено на

Рис. 6 Подключение статических ОЗУ к МП системе.

4. Микросхемы динамических оперативных запоминающих устройств (ДОЗУ). Внутренняя структура, принципы функционирования, тактовая диаграмма ДОЗУ

Динамические ЗУ (DRAM) Данные хранятся в виде зарядов емкостей МОП-структур. Такой ЗЭ проще триггерного, что позволяет размещать на кристалле в 4-5 раз больше ЗЭ. ЗЭ:

Рис.7. Запоминающий элемент динамического ЗУ

Ключевой транзистор отключает запоминающий конденсатор от линии записи-считывания или подключает его к ней. Сток транзистора не имеет внешнего вывода и образует одну из обкладок конденсатора (поликремний). Между обкладками расположен тонкий слой оксида кремния.

В режиме хранения транзистор заперт. При выборке данного ЗЭ на затвор подается напряжение, открывающее транзистор. Емкость Сз подключается к линии записи-считывания. И в зависимости от того, заряжена емкость или разряжена, по-разному влияет на потенциал ЛЗС.

Процесс чтения состояния ЗЭ

Перед считыванием производится предзаряд ЛЗС до уровня половины ЕП (Ucc/2).



Для считывания нуля справедливы следующие рассуждения. До выборки ЗЭ емкость ЛЗС имела заряд:

После выборки этот же разряд имеет суммарную емкость

Приравнивая правые части, получим:

Откуда:

(Сл»Сз)

Считывание является разрушающим - подключение Сз к ЛЗС изменяет ее заряд.

Стараются увели...